Verilog

CPUの創り方をもとにverilog-hdlでシミュレーションをしてみた

CPUの創り方をもとにverilog-hdlでシミュレーションをしてみた 環境構築(QuartusⅡ) 新規プロジェクト作成 新規verilogファイル作成 4bitレジスタの作成 演算装置(ALU)の作成 レジスタと演算装置を組み合わせてみる ROMから読み込んだ命令を実行する 命令のデ…